对于当今所有的IC设计,DC Ultra 是可以利用的的综合平台。它扩展了DC Expert的功能,包括许多的综合优化算法,让关键路径的分析和优化在的时间内完成。在其中集成的Module Compiler数据通路综合技术, DC Ultra利用同样的VHDL/Verilog流程,能够创造处又快又小的电路。
DFT Compiler
DFT Compiler提供*创的“一遍测试综合”技术和方案。它和Design Compiler 、Physical Compiler系列产品集成在一起的,包含功能强大的扫描式可测性设计分析、综合和验证技术。DFT Compiler可以使设计者在设计流程的前期,很快而且方便的实现高质量的测试分析,确保时序要求和测试覆盖率要求同时得到满足。DFT Compiler同时支持RTL级、门级的扫描测试设计规则的检查,数字电压表分辨率,以及给予约束的扫描链插入和优化,同时进行失效覆盖的分析。
Power Compiler
Power Compiler?提供简便的功耗优化能力,能够自动将设计的功耗化,提供综合前的功耗预估能力,让设计者可以更好的规划功耗分布,在短时间内完成低功耗设计。Power Compiler嵌入Design Compiler/Physical Compiler之上,数字电压表的设计原理,是业界可以同时优化时序、功耗和面积的综合工具。
FPGA Compiler II
FPGA Compiler II是一个**于快速开发高品质FPGA产品的逻辑综合工具,可以根据设计者的约束条件,针对特定的FPGA结构(物理结构)在性能与面积方面对设计进行优化,自动地完成电路的逻辑实现过程,数字电压,从而大大降低了FPGA设计的复杂度。
应用验证是指导IC元器件在系统中的可靠应用的关键,重点要关注应用系统对器件接口信号的影响,因此无论是采用纯软件还是软硬件协同的方式进行应用验证都需要先完成应用系统的PCB工作。本文提出的应用验证技术方案以基IBIS模型在多个平台进行PCB SI(Signal Integrity)的方式提取出所需的数据,实现对系统应用环境的模拟;在此基础上通过软件和软硬件协同两种方法来实现数字IC器件的应用验证。为保证应用验证的顺利进行,对方案中涉及到的IBIS建模、PCB SI和S参数的提取及等技术进行了研究。
提出的应用验证技术方案的指导下,以SRAM的应用验证为例进行了相关的技术探索。首先对IBIS模型建模技术进行了深入研究,并完成了SRAM以及80C32等相关IC器件的IBIS模型建模工作;接着基于IBIS模型进行PCB SI,模拟了SRAM的板级应用环境并提取了应用验证所需的数据;后分别对适用于SRAM的软件平台和软硬件协同平台进行了相关设计,并完成了SRAM的应用验证。通过对SRAM的应用验证,证明了本文所提出的应用验证技术方案的可行性。
随着集成电路生产工艺的*发展,功耗作为芯片质量的重要衡量标准引起了国内外学者越来越多的重视和研究。当晶体管的特征尺寸减小到纳米级时,其泄露电流的增加、工作频率的提高和晶体管门数的攀升较大提高了芯片的功耗。同时,传统的基于UPF(Unified Power Format)的低功耗设计流程存在着效率低、可修复性差等缺点。针对以上问题,基于单片机的数字电压表课程设计,以14 nm工艺下数字芯片fch_sata_t模块为例,简要介绍了全新的基于CUPF(Ctant UPF)的低功耗物理设计流程,利用门控电源和多电源电压等技术对芯片进行低功耗设计。终,通过Synopsys旗下PrimetimePX提供功耗分析结果,证明了芯片功耗满足设计要求。
深圳瑞泰威科技有限公司是国内IC电子元器件的代理销售企业,专业从事各类驱动IC、存储IC、传感器IC、触摸IC销售,品类齐全,具备上百个型号。与国内外的东芝、恩智浦、安森美、全宇昕、上海晶准等均稳定合作,保证产品的优质品质和稳定供货。自公司成立以来,飞速发展,产品已涵盖了工控类IC、光通信类IC、无线通信IC、消费类IC等行业。