数字ic设计类-数字ic设计-瑞泰威电子车载数字

尺寸缩小有其物理限制

不过，制程并不能无限制的缩小，当我们将晶体管缩小到 20 奈米左右时，就会遇到**物理中的问题，让晶体管有漏电的现象，抵销缩小 L 时获得的效益。作为改善方式，就是导入 FinFET（Tri-Gate）这个概念，如右上图。在 Intel 以前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所导致的漏电现象。

（Source：）

更重要的是，藉由这个方法可以增加 Gate 端和下层的接触面积。在传统的做法中（左上图），接触面只有一个平面，但是采用 FinFET（Tri-Gate）这个技术后，接触面将变成立体，可以轻易的增加接触面积，这样就可以在保持一样的接触面积下让 Source-Drain 端变得更小，对缩小尺寸有相当大的帮助。

后，则是为什么会有人说各大厂进入 10 奈米制程将面临相当严峻的挑战，主因是 1 颗原子的大小大约为 0.1 奈米，在 10 奈米的情况下，一条线只有不到 100 颗原子，在制作上相当困难，而且只要有一个原子的缺陷，像是在制作过程中有原子掉出或是有杂质，就会产生不的现象，影响产品的良率。

如果无法想象这个难度，数字ic设计，可以做个小实验。在桌上用 100 个小珠子排成一个 10×10 的正方形，并且剪裁一张纸盖在珠子上，接着用小刷子把旁边的的珠子刷掉，后使他形成一个 10×5 的长方形。这样就可以知道各大厂所面临到的困境，以及达成这个目标究竟是多么艰巨。

随着三星以及台积电在近期将完成 14 奈米、16 奈米 FinFET 的量产，两者都想争夺 Apple 下一代的 iPhone 芯片代工，我们将看到相当精彩的商业竞争，同时也将获得更加省电、轻薄的手机，要感谢摩尔定律所带来的好处呢。

1. 数据准备。

　　对于 CDN 的 Silicon Ensemble而言后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v的形式给出。前端的芯片设计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF（DesignExchange Format）文件。(对synopsys 的Astro 而言，经过综合后生成的门级网表，时序约束文件 SDC是一样的，数字ic设计类，Pad的定义文件--tdf ， .tf 文件 --technology file， Foundry厂提供的标准单元、宏单元和I/OPad的库文件就与FRAM， CELL view， LM view 形式给出(Milkway 参考库 and DB，cadence617如何进行数字ic设计， LIB file)

　　2. 布局规划。

　　主要是标准单元、I/O Pad和宏单元的布局。I/OPad预先给出了位置，而宏单元则根据时序要求进行摆放，标准单元则是给出了一定的区域由工具自动摆放。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。如果必要在自动放置标准单元和宏单元之后，你可以先做一次PNA(power network analysis）--IR drop and EM .

　　3. Placement -自动放置标准单元。

　　布局规划后，宏单元、I/O Pad的位置和放置标准单元的区域都已确定，这些信息SE（SiliconEnsemble）会通过DEF文件传递给(PhysicalCompiler)，PC根据由综合给出的.DB文件获得网表和时序约束信息进行自动放置标准单元，同时进行时序检查和单元放置优化。如果你用的是PC+Astro那你可用write_milkway， read_milkway 传递数据。

本征半导体    完全纯净的、具有完整晶体结构的半导体，称为本征半导体。

硅或锗是四价元素，其外层电子轨道上有四个价电子。在本征半导体的晶体结构中，相邻两个原子的价电子相互共有，即每个原子的四个价电子既受自身原子核的束缚，又为相邻的四个原子所共有；每两个相邻原子之间都共有一对价电子。这种组合方式称为共价键结构，图5-1为单晶硅共价键结构的平面示意图。

在共价键结构中，每个原子的外层虽然具有八个电子而处于较为稳定的状态，但是共价键中的价电子并不像绝缘体中的电子被束缚得那样紧，在室温下，有数价电子由于热运动能获得足够的能量而脱离共价键束缚成为自由电子。

当一部分价电子挣脱共价键的束缚而成为自由电子后，共价键中就留下相应的空位，数字ic设计基础知识，这个空位被称为空穴。原子因失去一个价电子而带正电，也可以说空穴带正电。在本征半导体中，电子与空穴总是成对出现的，它们被称为电子空穴对。

 如果在本征半导体两端加上外电场，半导体中将出现两部分电流：一是自由电子将产生定向移动，形成电子电流；一是由于空穴的存在，价电子将按一定的方向依次填补空穴，亦即空穴也会产生定向移动，形成空穴电流。所以说，半导体中同时存在着两种载流子(运载电荷的粒子为载流子)——电子和空穴，这是半导体导电的特殊性质，也是半导体与金属在导电机理上的本质区别。